TMS320VC5409APGE16 Processore di segnale digitale IC DSP Circuiti integrati QFP144

TMS320VC5409APGE16 Processori di segnali digitali DSP Circuiti integrati QFP144 CI Texas Instruments

Descrizione:

Il processore di segnale digitale (DSP) a virgola fissa TMS320VC5409A (di seguito denominato 5409A
se non diversamente specificato) si basa su un'architettura Harvard modificata avanzata che ha un programma
bus di memoria e tre bus di memoria dati.Questo processore fornisce un'unità logica aritmetica (ALU) con a
alto grado di parallelismo, logica hardware specifica dell'applicazione, memoria su chip e su chip aggiuntivo
periferiche.La base della flessibilità operativa e della velocità di questo DSP è un'istruzione altamente specializzata
impostato.

Programmi e spazi dati separati consentono l'accesso simultaneo alle istruzioni e ai dati del programma, fornendo
un alto grado di parallelismo.È possibile eseguire due operazioni di lettura e un'operazione di scrittura in un'unica operazione
ciclo.Le istruzioni con archivio parallelo e istruzioni specifiche dell'applicazione possono utilizzare pienamente questa architettura.
Inoltre, i dati possono essere trasferiti tra dati e spazi di programma.Tale parallelismo supporta a
potente insieme di operazioni aritmetiche, logiche e di manipolazione dei bit che possono essere eseguite tutte in un'unica operazione
ciclo della macchina.Il 5409A include anche i meccanismi di controllo per gestire gli interrupt, ripetuti
operazioni e chiamate di funzioni.

Specifica: IC processore di segnale digitale a punto fisso

Caratteristiche:

Architettura multibus avanzata con tre bus di memoria dati a 16 bit separati a carico parallelo e uno

• Bus di memoria del programma con istruzioni di memorizzazione condizionale

• Ritorno rapido dall'interruzione

• Unità logica aritmetica (ALU) a 40 bit Compreso a

• Periferiche su chip 40-Bit Barrel Shifter e due indipendenti – Generatore di accumulatori a 40 bit programmabili tramite software con stato di attesa e programmabili

• Moltiplicatore parallelo 17 × 17 bit accoppiato a un sommatore dedicato a commutazione di banco a 40 bit per generatore di clock a ciclo singolo Multiply/Accumulate (MAC) a ciclo singolo (MAC) programmabile su chip con funzionamento interno Oscillatore o sorgente di clock esterna(1) • Confronta, seleziona e memorizza unità (CSSU) per – Un timer a 16 bit Aggiungi/Confronta selezione dell'operatore Viterbi – Controller DMA (Direct Memory Access) a sei canali

• Encoder esponente per calcolare un valore esponente di – Tre porte seriali bufferizzate multicanale un valore dell'accumulatore a 40 bit in un ciclo singolo (McBSP) – Porta host parallela potenziata a 8/16 bit

• Due generatori di indirizzi con otto registri di interfaccia ausiliaria (HPI8/16) e due registri ausiliari

• Controllo del consumo energetico con le istruzioni IDLE1, unità aritmetiche (ARAU) IDLE2 e IDLE3 con

• Bus dati con funzione di supporto bus Modalità di spegnimento • Modalità di indirizzamento esteso per 8 M × 16 bit

• CLKOUT Off Controllo per disabilitare il programma esterno massimo indirizzabile CLKOUT

• Logica di emulazione basata su scansione su chip, logica di scansione limite IEEE Space Std 1149.1 (JTAG) (2)

• 32.000 × 16 bit RAM su chip composta da: • 144 pin Ball Grid Array (BGA) (suffisso GGU) – Quattro blocchi di 8.000 × 16 bit su chip RAM dati/programma ad accesso doppio

• Quad Flatpack (LQFP) a basso profilo a 144 pin (suffisso PGE) • ROM su chip 16K × 16 bit configurata per la memoria di programma

• Tempo di esecuzione dell'istruzione a virgola fissa a ciclo singolo di 6,25 ns (160 MIPS) • Interfaccia parallela esterna migliorata (XIO2)

• Istruzione a virgola fissa a ciclo singolo da 8,33 ns

• Tempo di esecuzione delle operazioni di ripetizione di istruzioni singole e di ripetizione di blocchi (120 MIPS) per il codice di programma

• Tensione di alimentazione 3.3-VI/O (160 e 120 MIPS)

• Istruzioni di spostamento della memoria a blocchi per una migliore gestione del programma e dei dati

• Tensione di alimentazione principale 1,6 V (160 MIPS)

• Istruzioni con operando di parole lunghe a 32 bit

• Tensione di alimentazione core 1,5 V (120 MIPS) (1) L'oscillatore su chip non è disponibile su tutti i dispositivi 5409A.

Prodotti correlati:

DISPOSITIVO OPZIONE PACCHETTO FREQUENZA CORRENTE NOMINALE TENSIONE DI USCITA

LMR33630ADDA DDA (HSOIC a 8 pin) 5 × 4 mm 400 kHz 3 A

LMR33630BDDA 1400 kHz 3 A Regolabile

LMR33630CDDA 2100 kHz 3 A

LMR33630ARNX RNX (VQFN a 12 pin) 3 × 2 × 0,85 mm 400 kHz 3 A

LMR33630BRNX 1400 kHz 3 A Regolabile LMR33630CRNX 2100 kHz 3 A

Tutte le dimensioni sono nominali

Dispositivo Tipo confezione Confezione Puntine da disegno SPQ Lunghezza (mm) Larghezza (mm) Altezza (mm)

LMR33630ADDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0

LMR33630ARNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0

LMR33630ARNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0

LMR33630ARNXT VQFN-HR RNX 12 250 210,0 185,0 35,0

LMR33630ARNXT VQFN-HR RNX 12 250 213,0 191,0 35,0

LMR33630BDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0

LMR33630BRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0

LMR33630BRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0

LMR33630BRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0

LMR33630BRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0

LMR33630CDDAR SO PowerPAD DDA 8 2500 366,0 364,0 50,0

LMR33630CRNXR VQFN-HR RNX 12 3000 213,0 191,0 35,0

LMR33630CRNXR VQFN-HR RNX 12 3000 210,0 185,0 35,0

LMR33630CRNXT VQFN-HR RNX 12 250 210,0 185,0 35,0

LMR33630CRNXT VQFN-HR RNX 12 250 213,0 191,0 35,0