MICROCONTROLLER IN TEMPO REALE di F28M36P63C2ZWTT Texas Instrument IC C2000

La famiglia del concerto è un'unità multiconduttore del microcontroller del sistema-su-chip (MCU) con i sottosistemi di controllo in tempo reale e di comunicazione indipendente. La famiglia di F28M36x dei dispositivi è la seconda serie nella famiglia del concerto.

Il sottosistema di comunicazioni è basato sul CPU del braccio Cortex-M3 di 32 bit dello standard industriale e caratterizza un'ampia varietà di unità periferiche di comunicazione, compreso Ethernet 1588, USB OTG con PHY, il regolatore Area Network (POSSA), UART, SSI, I2C e un'interfaccia esterna.

Il sottosistema di controllo in tempo reale è basato sul CPU di virgola mobile brevettato leader del settore del 32 bit C28x del TI e caratterizza le unità periferiche di controllo più flessibili e più di alta precisione, compreso i ePWMs con la protezione dell'errore ed i codificatori e bloccaggio-tutto come implementato da TI

Prestazione MCUs dell'entrata di TMS320C2000™ e prestazione premio MCUs. Inoltre, il C28-CPU è stato migliorato con l'aggiunta dell'acceleratore dell'istruzione di VCU che implementa Viterbi efficiente, l'aritmetica complessa, il 16 bit FFTs e gli algoritmi di CRC.

Un sottosistema analogico ad alta velocità e una memoria di RAM supplementare è diviso, con la regolazione del voltaggio del su chip ed i circuiti di sincronizzazione ridondanti. Le considerazioni della sicurezza inoltre comprendono il codice correttivo (CEE), la parità e la memoria sicura di codice come pure la documentazione per assistere alla certificazione a livello di sistema di sicurezza sul lavoro.

Caratteristiche per il F28M36P63C2:

Sottosistema matrice — Arm® Cortex®-M3
125 megahertz
Memoria inclusa
Fino a 1MB del flash (CEE)
Fino a 128KB di RAM (CEE o parità)
Fino a 64KB di RAM comune
2KB del messaggio RAM di IPC
Un ricevitore di cinque universali/trasmettitori asincroni (UARTs)
Quattro interfacce seriali sincrone (SSIs)
e un'interfaccia periferica di serie (SPI)
Due circuiti Inter integrati (I2Cs)
Universal Serial Bus in movimento (USB-OTG) + PHY
10/100 DI ENET 1588 MII
Due regolatore Area Network, D_CAN, moduli (perno-innescabili)
un micro Direct Memory Access di 32 canali (ΜDMA)
Zone di sicurezza doppie (parola d'ordine di 128 bit per zona)
Interfaccia periferica esterna (EPI)
Micro modulo del controllo a ridondanza ciclica (ΜCRC)
Quattro temporizzatori per tutti gli usi
Due moduli del temporizzatore di cane da guardia
Tre interruzioni esterne
Endianness: poco endian
Sincronizzazione
oscillatore piezoelettrico del Su chip ed input di orologio esterno
I cambiamenti con aggancio di fase dinamici di rapporto del ciclo (PLL) hanno sostenuto
1.2-V digitale, 1.8-V analogo, progettazione dell'ingresso/uscita 3.3-V
Comunicazioni di Interprocessor (IPC)
32 canali di handshake
Quattro canali generano le interruzioni di IPC
Può essere usato per coordinare il trasferimento dei dati attraverso le ram del messaggio di IPC
Fino a 142 individualmente programmabili, perni per tutti gli usi multiplexati dell'ingresso/uscita (GPIO)
I/Os senza impulso
Sottosistema di controllo — CPU di 32 bit di TMS320C28x
150 megahertz
Autoverifica incorporata dell'hardware del centro di C28x
Memoria inclusa
Fino a 512KB del flash (CEE)
Fino a 36KB di RAM (CEE o parità)
Fino a 64KB di RAM comune
2KB del messaggio RAM di IPC
Unità in virgola mobile di unico precisione IEEE-754 (FPU)
Viterbi, per la matematica complesso, unità di CRC (VCU)
La per la trasmissione dei dati di serie interfaccia (SCI)
SPI
I2C
un Direct Memory Access di 6 canali (DMA)
12 moduli migliorati del modulatore di larghezza di impulso (ePWM)
24 uscite (16 ad alta definizione)
Sei moduli di bloccaggio migliorati 32 bit (eCAP)
Tre moduli di impulso del codificatore di quadratura migliorati 32 bit (eQEP)
Porta seriale attenuata multicanale (McBSP)
EPI
Una zona di sicurezza (parola d'ordine di 128 bit)
Tre temporizzatori di 32 bit
Endianness: poco endian
Sottosistema analogico
Si raddoppiano 12 convertitori analogico-digitale del bit (ADC)
Fino a 2,88 MSPS
Fino a 24 canali
Quattro circuiti della Campione-e-tenuta (che SPEDISCE E che TRATTA)
Fino a sei comparatori con il convertitore digitale-analogico pungente 10 (DAC)
Pacchetto
289 nuova matrice fine di griglia della palla del passo della palla ZWT (nFBGA)
Opzioni di temperatura:
T: – 40ºC alla giunzione 105ºC
S: – 40ºC alla giunzione 125ºC