Dispositivo logico programmabile di IC max 7000A dei circuiti integrati di EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP

Circuiti integrati IC di EPM7064AETC44-10N ALTERA CPLD 64MC 10NS 44TQFP

Dispositivo logico programmabile di max 7000A

Part# relativo EPM7032AE EPM7064AE EPM7128AE EPM7256AE EPM7512AE CPLD INTEL IC

L'architettura di max 7000A comprende i seguenti elementi:

■Termini del prodotto dell'estensore del ■ di Macrocells del ■ dei blocchetti di matrice di logica (laboratori) (ripartibile e parallelo)

■Matrice programmabile di interconnessione

■I blocchi di controllo dell'ingresso/uscita l'architettura di max 7000A comprende quattro input dedicati che possono essere usati come input per tutti gli usi

o come i segnali di controllo ad alta velocità e globali (orologio, chiaro ed uscita due permettere ai segnali) per ogni macrocell ed il perno dell'ingresso/uscita.

Caratteristiche:

■3.3-V a dispositivi logici programmabili basati EEPROM ad alto rendimento (PLDs) hanno costruito sull'architettura multipla di seconda generazione della matrice di matrice (MAX®) (vedi la tabella 1)

■programmabilità del in-sistema 3.3-V (ISP) attraverso l'interfaccia unita del gruppo di azione della prova di campione 1149,1 incorporati di IEEE (JTAG) con capacità perno-chiudente avanzata – circuiti di programmabilità del in-sistema del dispositivo di max 7000AE (ISP) soddisfacenti rispetto al campione 1532 di IEEE – circuiti dell'ISP del dispositivo di EPM7256A e di EPM7128A compatibili con il campione 1532 di IEEE

■Circuiti incorporati della prova di frontiera-ricerca (BST) soddisfacenti rispetto al campione 1149,1 di IEEE

■Sostiene la prova standard dell'inceppamento di JEDEC ed il linguaggio di programmazione (STAPL) JESD-71

■L'ISP migliorato caratterizza – algoritmo migliorato dell'ISP per la programmazione più veloce (a parte i dispositivi di EPM7256A e di EPM7128A) – il pezzo di ISP_Done per assicurare la programmazione completa (a parte i dispositivi di EPM7256A e di EPM7128A) – tira sulla resistenza sui perni dell'ingresso/uscita durante la programmazione del in-sistema

■Pin-compatibile con il ■ popolare PLDs ad alta densità dei dispositivi di 5.0-V max 7000S che varia da 600 a 10.000 portoni utilizzabili

■Gamma di temperature estesa

ritardi di logica del perno--perno 4.5-ns con le contro frequenze di fino a 227,3 megahertz

■L'interfaccia dell'ingresso/uscita di MultiVoltTM permette al centro del dispositivo al funzionamento a 3,3 V, mentre i perni dell'ingresso/uscita sono compatibili con i livelli logici 5.0-V, 3.3-V e 2.5-V

■Conteggi di Pin che variano da 44 a 256 in vario flat pack sottile del quadrato (TQFP), flat pack di plastica del quadrato (PQFP), matrice di palla-griglia (BGA), economia di spazio BGATM FineLine e pacchetti di plastica del trasportatore di chip del J-cavo (PLCC)

■Supporti caldi-socketing in dispositivi di max 7000AE

■Struttura di guida continua programmabile di matrice di interconnessione (PIA) per ad architettura adatta a bus di prestazione del ■ PCI-compatibile veloce e prevedibile del ■, compreso opzione di uscita pantano ordina programmabile dello Aperto scolo del ■ di controllo

■Il macrocell programmabile registra con singolo chiaro, prestabilito, orologio e l'orologio permette ai comandi

■Gli stati inizii ciclo programmabili per i registri del macrocell nel modo programmabile del risparmio di energia del ■ dei dispositivi di max 7000AE per 50% o la riduzione di maggior potere di ogni distribuzione configurabile di prodotto-termine dell'estensore del ■ del macrocell, permettendo fino a 32 termini del prodotto per pezzo programmabile di sicurezza del ■ del macrocell per la protezione dei ■ privato 6 - di progettazioni da uscita guidata da logica del perno 10 o permettono al ■ due che dei segnali i segnali di orologio globali con il ■ facoltativo di inversione hanno migliorato le risorse di interconnessione per il ■ migliore di routability digiunano tempi di messa a punto dell'input forniti da un percorso dedicato dal perno dell'ingresso/uscita ai perni a terra programmabili dell'uscita del ■ dei registri del macrocell del ■ pantano ordine programmabile di controllo

Il supporto di progettazione di software e l'posto-e-itinerario automatico fornito dai sistemi di sviluppo di Altera per i pc basati su Windows ed esporre al sole SPARCstation e HP 9000 serie 700/800 di supporto■ supplementare dell'entrata e di simulazione di progettazione delle stazioni di lavoro hanno fornito EDIF 2 da 0 0 e 3 file di 0 0 netlist, dalla biblioteca dei moduli parametrizzati (LPM), da Verilog HDL, VHDL ed altre interfacce agli strumenti popolari di EDA dai produttori quale il supporto di programmazione del ■ di cadenza, di logica dell'esemplare, dei grafici del mentore, di OrCAD, di Synopsys, di Synplicity e di VeriBest la pubblicazione periodica matrice dell'unità (MPU), di MasterBlasterTM di programmazione di Altera/il cavo comunicazioni dell'Universal Serial Bus (USB), cavo di download del porto parallelo di ByteBlasterMVTM e cavo di serie di download di BitBlasterTM come pure programmare hardware dai produttori di terzi e da qualsiasi file di JamTM STAPL (.jam), dal file di Byte-codice dell'inceppamento (.jbc), o dal tester capace di serie del in-circuito dell'archivio di formato di vettore (.svf).

Scheda di dati programmabile del dispositivo logico di max 7000A:

Programmabilità del In-sistema

I dispositivi di max 7000A possono essere in-sistema programmato via 4 un'interfaccia industrystandard di campione 1149,1 di IEEE del perno (JTAG). L'ISP offre le ripetizioni rapide e efficienti durante lo sviluppo di progettazione e cicli dell'eliminazione degli errori. L'architettura di max 7000A internamente genera le alte tensioni di programmazione richieste per programmare le cellule di EEPROM, permettendo il in-sistema che programma con soltanto una singola alimentazione elettrica 3.3-V. Durante il in-sistema che programma, i perni dell'ingresso/uscita tri sono dichiarati e debolmente sono tirati su per eliminare i conflitti del bordo. Tiri sul valore è nominalmente kΩ 50. I dispositivi di max 7000AE hanno un algoritmo migliorato dell'ISP per più velocemente programmare. Questi dispositivi inoltre offrono un pezzo di ISP_Done che fornisce l'operazione sicura quando la programmazione del in-sistema è interrotta. Questo pezzo di ISP_Done, che è l'ultimo pezzo ha programmato, impedisce tutti i perni dell'ingresso/uscita l'azionamento fino a programmare il pezzo. Questa caratteristica è soltanto disponibile in dispositivi di EPM7032AE, di EPM7064AE, di EPM7128AE, di EPM7256AE e di EPM7512AE. L'ISP semplifica il flusso di fabbricazione permettendo che i dispositivi siano montati su un PWB con l'attrezzatura standard del scelta-e-posto prima che siano programmati. I dispositivi di max 7000A possono essere programmati scaricando le informazioni via i tester del in-circuito, unità di elaborazione incastonate, le comunicazioni di Altera MasterBlaster serial/USB cablano, cavo di download del porto parallelo di ByteBlasterMV e cavo di serie di download di BitBlaster. La programmazione dei dispositivi dopo che sono disposti sul bordo elimina il danno del cavo sui pacchetti di alto-perno-conteggio (per esempio, pacchetti di QFP) dovuto il trattamento del dispositivo. I dispositivi di max 7000A possono essere riprogrammati dopo che un sistema già ha spedito al campo. Per esempio, gli aggiornamenti di prodotto possono essere eseguiti nel campo tramite software o modem. la programmazione del In-sistema può essere compiuta con un algoritmo adattabile o costante. Un algoritmo adattabile legge le informazioni dall'unità ed adatta i punti di programmazione successivi per raggiungere il momento di programmazione possibile più veloce per quell'unità. Un algoritmo costante usa una sequenza di programmazione (non adattabile) predefinita che non approfitta dei miglioramenti di programmazione di tempo di algoritmo adattabile. Alcuni tester del in-circuito non possono programma usando un algoritmo adattabile. Di conseguenza, un algoritmo costante deve essere usato. I dispositivi di max 7000AE possono essere programmati con un algoritmo (non adattabile) adattabile o costante. Il dispositivo di EPM7256A e di EPM7128A può essere programmato soltanto con un algoritmo adattabile; la programmazione per l'utente questi due dispositivi sulle piattaforme che non possono usare un algoritmo adattabile dovrebbe utilizzare i dispositivi di EPM7256AE e di EPM7128AE. La prova di norma dell'inceppamento ed il linguaggio di programmazione (STAPL), la norma JESD 71 di JEDEC, possono essere usati per programmare i dispositivi di max 7000A con i tester del incircuit, i pc, o le unità di elaborazione incastonate.

Controllo programmabile potere/di velocità

I dispositivi di max 7000A offrono un modo del risparmio di energia che sostiene l'operazione a bassa potenza attraverso i percorsi del segnale definiti dall'utente o l'intero dispositivo. Questa caratteristica permette che la dissipazione di potere totale sia ridotta di 50% o più perché la maggior parte delle applicazioni di logica richiedono soltanto una piccola frazione di tutti i portoni di funzionare a frequenza massima. Il progettista può programmare ciascuno il singolo macrocell in un dispositivo di max 7000A per qualsiasi operazione ad alta velocità (cioè, con l'opzione di Turbo BitTM ha acceso) o a bassa potenza (cioè, con l'opzione del pezzo di Turbo ha spento). Di conseguenza, i percorsi velocità-critici nella progettazione possono funzionare all'alta velocità, mentre i percorsi restanti possono funzionare a potere riduttore. Macrocells che funzionamento a potere basso incorrere in un'addizionatrice nominale di termine (tLPA) per il tLAD, il tLAC, il tic, i dieci, il tSEXP, il tACL ed i parametri del tCPPW.

Classificazioni dell'esportazione & ambientali

Specifiche: