Circuiti integrati EPM2210 di EPM2210F256C5 Intel Altera FPGA IC 256FBGA

Circuiti integrati programmabili EPM2210F256C5 del campo di EPM2210 Intel Altera FPGA IC LFBGA

Gate array programmabile del campo di serie Altera/di Intel (FPGA) IC

Cpld, Max Ii, 2210 elementi, 256Fbga, tipo di Cpld: Flash, no. Di Macrocells: 1700,

Specificazione: IC CPLD 1700MC 7NS 256FBGA

Angel Technology Electronics co. è un distributore commerciale dei componenti elettronici che ha un grande inventario di componenti di ALTERA IC in azione.

Presenti:

Il ciclone II FPGAs di Altera estende la gamma a basso costo di densità di FPGA fino 68.416 elementi di logica (LEs) e fornisce l'ingresso/uscita utilizzabile fino a 622
perni e fino a 1,1 Mbits della memoria inclusa. Il ciclone II FPGAs è fabbricato sui wafer da 300 millimetri facendo uso dei 90 nanometro di TSMC bassi-K

processo dielettrico per assicurare disponibilità rapida e basso costo. Minimizzando l'area del silicio, i dispositivi del ciclone II possono sostenere il complesso digitale

sistemi su un singolo chip ad un costo che rivaleggia con quello dell'ASICs. A differenza di altri venditori di FPGA che compromettono il consumo di energia e

prestazione per ultima la generazione di Altera e a basso costo di FPGAs-ciclone a basso costo II FPGAs, il rendimento elevato di offerta 60% e la metà

consumo di energia di 90 facenti concorrenza nanometro FPGAs.

Il basso costo e l'insieme ottimizzato della caratteristica del ciclone II FPGAs rendere loro le soluzioni ideali per una grande selezione di automobilistico, consumatore,
comunicazioni, video che elaborano, prova e misura ed altre soluzioni del fine-mercato.

Soluzioni d'elaborazione incluse a basso costo:

I dispositivi del ciclone II sostengono l'unità di elaborazione incastonata II di Nios che permette che implementiate la abitudine-misura inclusa elaborando le soluzioni. I dispositivi del ciclone II possono anche ampliare l'insieme, la memoria, l'ingresso/uscita, o la prestazione periferico delle unità di elaborazione incastonate. Singolo o le unità di elaborazione incastonate di Nios II multiplo possono essere destinate in un dispositivo del ciclone II per fornire il potere d'elaborazione supplementare o persino per sostituire le unità di elaborazione incastonate attuali nel vostro sistema. Facendo uso del ciclone II e di Nios II tenga conto insieme le soluzioni d'elaborazione incluse a basso costo e ad alto rendimento, che permettono che estendiate il vostro ciclo di vita del prodotto e miglioriate il time to market sopra le soluzioni standard del prodotto.

Soluzioni a basso costo di DSP:

Usi il ciclone II FPGAs da solo o come coprocessori di DSP per migliorare i rapporti della prezzo--prestazione per le applicazioni di elaborazione numerica dei segnali (DSP).

■Fino a 150 18 moltiplicatori del × 18
■Fino a 1,1 Mbit della memoria inclusa su chip
■Interfacce ad alta velocità alla memoria esterna
■I centri della proprietà intellettuale di DSP (IP)
■Interfaccia del costruttore di DSP ambiente alla progettazione di Mathworks Simulink e di Matlab
■Corredo di sviluppo di DSP, edizione del ciclone II

I dispositivi del ciclone II comprendono un insieme potente della caratteristica di FPGA ottimizzato per le applicazioni a basso costo compreso una vasta gamma di densità, di memoria, di moltiplicatore incluso e di opzioni d'imballaggio. I dispositivi del ciclone II sostengono una vasta gamma di interfacce esterne comuni di memoria ed i protocolli dell'ingresso/uscita richiesti nelle applicazioni a basso costo. I centri del IP di Parameterizable da Altera ed i partner fanno facendo uso delle interfacce e dei protocolli del ciclone II velocemente e facile.

Caratteristiche:

●compatibilità di specificazione di 133-MHz PCI-X 1,0
●Il supporto esterno ad alta velocità di memoria, compreso la RDT, DDR2 e DSR SDRAM e QDRII SRAM ha sostenuto da calo dentro
Funzioni del IP MegaCore di Altera per facilità d'uso
●Tre registri dedicati per elemento dell'ingresso/uscita (IOE): un registro d'entrata, un registro dell'uscita ed uno uscita-permettono al registro
●Caratteristica programmabile della bus-tenuta
●Caratteristica programmabile di forza dell'azionamento dell'uscita
●Ritardi programmabili dal perno alla matrice di logica o di IOE
●Banca dell'ingresso/uscita che raggruppa per regolazioni della banca unica di VREF e/o di VCCIO
●Contributo standard dell'ingresso/uscita di MultiVolt™ a 1,5-, 1,8-, 2,5- e 3,3 interfacce
●Supporto caldo-socketing di operazione
●Di tre stati con debole tiri su sui perni dell'ingresso/uscita prima e durante la configurazione
●Uscite programmabili dello aperto scolo
●Serie del su chip di sostegno di termine
■Circuiti flessibili della gestione dell'orologio
●Rete gerarchica dell'orologio per fino alla prestazione 402.5-MHz
●Fino a quattro PLLs per dispositivo fornire moltiplicazione e divisione dell'orologio, di sfasamento, duty cycle programmabile e esterno
uscite di orologio, permettendo la gestione a livello di sistema dell'orologio e controllo obliquo
●Fino a 16 linee globali dell'orologio nella rete globale dell'orologio che guidano in tutto l'intero dispositivo
■Configurazione di dispositivo
●La configurazione di serie veloce concede a tempi di configurazione di meno spettrografia di massa di 100
●La caratteristica della decompressione tiene conto più piccolo stoccaggio di archivio di programmazione e tempi più veloci di configurazione
●Sostiene i modi multipli di configurazione: pubblicazione periodica di serie e passiva attiva ed a configurazione basata JTAG
●Sostiene la configurazione tramite i dispositivi a basso costo di configurazione di serie
●La configurazione di dispositivo sostiene le tensioni multiple (3,3, 2,5, o 1,8 V)
■Proprietà intellettuale
●Megafunction di Altera e supporto di funzione di Altera MegaCore e programma di partner di Altera Megafunctions (AMPPSM)
contributo di megafunction, a una vasta gamma di a unità di elaborazione, di asu chip e di interfacce incastonati del fuori chip, unità periferica
funzioni, funzioni di DSP e funzioni e protocolli di comunicazioni.

Circa Altera (Intel)

Intel e Altera hanno annunciato il 1° giugno 2015, che avevano preso parte ad un accordo definitivo nell'ambito di cui Intel avrebbe acquistato Altera. La transazione ha chiuso il 28 dicembre 2015. L'acquisizione coppia i prodotti avanzati ed il processo di fabbricazione di Intel con la tecnologia campo-programmabile principale del gate array di Altera (FPGA). La combinazione permette alle nuove classi di prodotti che soddisfanno le esigenze del cliente in centro dati e Internet dei segmenti di mercato di cose (IoT).

Categorie di prodotto:

Circuiti integrati (CI)
Sensori, trasduttori
Materiale informatico
Corredi
Bordi di sviluppo, corredi, programmatori
Alimentazioni elettriche - supporto del bordo

Panoramica del dispositivo di LP del ciclone 10 di Intel /Altera

Il ciclone 10 LP FPGAs di Intel® Intel è ottimizzato per basso costo e potere statico basso, rendendoli ideali per alle le applicazioni in grande quantità e costo sensibili.

I dispositivi di LP del ciclone 10 di Intel forniscono un mare ad alta densità dei portoni programmabili, delle risorse a bordo e dell'uso generale I/Os.

Queste risorse risponde alle esigenze di espansione dell'ingresso/uscita e di collegamento del chip--chip.

I vestiti di architettura di LP del ciclone 10 di Intel astuti ed applicazioni collegate di conclusione attraverso molti segmenti di mercato:

• Industriale ed automobilistico

• Radiodiffusione, cavo e senza fili

• Calcolo e stoccaggio

• Medico, consumatore ed energia astuta

La maggior parte delle componenti popolari in azione per l'offerta: